Tugas Pendahuluan 2 (Modul 2)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

1. Kondisi [Kembali]

Modul 2 Percobaan 2 Kondisi 5

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2=1

2. Gambar Rangkaian Simulasi [Kembali]

Sebelum disimulasikan

Setelah disimulasikan

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian T flip flop, setiap SPDT dihubungkan ke VCC untuk berlogika 1 dan dihubungkan ke ground untuk berlogika 0. B1 dan B2 berlogika 1 dan B0 berlogika 0. B1 dihubungkan ke S, B0 dihubungkan ke R, B2 dihubungkan ke CLK, sedangkan J dan K sama-sama dihubungkan ke VCC dan akan berlogika 1. Pada rangkaian D flip flop tersebut, yang mempengaruhi outputnya adalah masukkan S dan R, sedangkan masukkan J, K, dan clock tidak berpengaruh. S dan R pada IC 74LS112 adalah aktif low, dimana untuk aktif inputannya harus 0, maka S yang berlogika 1 akan menjadi tidak aktif sedangkan R yang berlogika 0 akan menjadi aktif. Jadi dikarenakan S tidak aktif (berlogika 0) dan R aktif (berlogika 1), maka flip flop dalam mode operasi reset, dimana outputnya akan berlogika 0 dan komplemennya 1.

5. Link Download [Kembali]

    Link rangkaian [klik]

    Link Html [klik]

    Link Video [klik]

    Download datasheet 74LS112 [klik]