Saiydul Azmy : 6.9 Design

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

1. Tujuan [kembali]

Mempelajari dan memahami Design
Mensilmulasikan rangkaian pada Design
Mengetahui komponen dari rangkaian Design

2. Alat dan Bahan [kembali]

a. Alat

1). Power Supply

Baterai pada rangkaian ini digunakan sebagai sumber energi listrik atau sumber tegangan untuk menjalankan rangkaian.

b. Bahan

1). Resistor

Spesifikasi Resistor

2). Transistor

Spesifikasi

3). Ground

Ground adalah titik kembalinya arus searah atau titik kembalinya sinyal bolak balik atau titik patokan dari berbagai titik tegangan dan sinyal listrik dalam rangkaian elektronika.

3. Dasar Teori [kembali]

Proses desain tidak terbatas hanya pada kondisi dc. Area aplikasi, tingkat amplifikasi yang diinginkan, kekuatan sinyal, dan kondisi operasi hanyalah beberapa kondisi yang masuk ke dalam proses desain total.

Sebagai contoh, jika level Vd dan Id ditentukan untuk jaringan pada Gambar 6.49, level Vgsq dapat ditentukan dari plot kurva transfer dan Rs kemudian dapat ditentukan dari Vgs = Id.Rs. Jika Vdd ditentukan, tingkat Rd kemudian dapat dihitung dari Rd (Vdd - Vd) / Id. Tentu saja, nilai Rs dan Rd mungkin bukan nilai komersial standar, yang mengharuskan penggunaan nilai komersial terdekat. Namun, dengan toleransi (kisaran nilai) yang biasanya ditentukan untuk parameter jaringan, sedikit variasi karena pilihan nilai standar jarang menimbulkan perhatian nyata dalam proses desain.

Di atas hanyalah satu kemungkinan untuk fase desain yang melibatkan jaringan pada Gambar 6.49. Ada kemungkinan bahwa hanya Vdd dan Rd yang ditentukan bersama dengan level Vds. Perangkat yang akan digunakan mungkin harus ditentukan bersama dengan level Rs. Tampaknya logis bahwa perangkat yang dipilih harus memiliki Vds maksimum yang lebih besar dari nilai yang ditentukan dengan margin aman.

Secara umum, merupakan praktik desain yang baik untuk amplifier linier untuk memilih titik operasi yang tidak memenuhi wilayah tingkat saturasi (Idss) atau batas (Vp). Level Vgsq yang mendekati Vp / 2 atau Idq di dekat Idss / 2 tentunya merupakan titik awal yang masuk akal dalam desain. Tentu saja, dalam setiap prosedur desain tingkat maksimum ID dan VDS sebagai yang muncul di lembar spesifikasi tidak boleh dianggap sebagai terlampaui.

Contoh berikut memiliki desain atau orientasi sintesis di tingkat tertentu yang disediakan dan parameter jaringan seperti Rd, Rs, Vdd, dan seterusnya, harus ditentukan. Dalam banyak hal, pendekatan ini dalam banyak hal berlawanan dengan yang dijelaskan di bagian sebelumnya. Dalam beberapa kasus, ini hanya masalah penerapan hukum Ohm dalam bentuk yang sesuai. Secara khusus, jika level resistif diminta, hasil sering diperoleh hanya dengan menerapkan hukum Ohm dalam bentuk berikut:

dimana Vr dan Ir seringkali merupakan parameter yang dapat ditemukan langsung dari level tegangan dan arus yang ditentukan.

Example 6.15

Untuk rangkaian Gambar 6.50, level Vdq dan Idq ditentukan. Tentukan nilai Rd dan Rs yang dibutuhkan. Apa nilai komersial standar terdekatnya?

Solusi :

Seperti yang terdapat pada persamaan R,

Dari kurva transfer pada Gambar 6.51 dan menggambar garis horizontal pada Idq = 2.5 mA akan menghasilkan Vgsq = -1 V, dan menerapkan Vgs = - Idrs akan menetapkan tingkat Rs:

Nilai komersial standar terdekat adalah :

Example 6.16

Untuk konfigurasi bias pembagi tegangan pada Gambar 6.52, jika Vd =12 V dan Vgsq = - 2 V, tentukan nilai RS.

Nilai Vg ditentukan sebagai berikut:

Persamaan untuk VGS kemudian ditulis dan nilai yang diketahui diganti:

Nilai standar komersial terdekat adalah 3.3 kΩ.

4. Langkah Percobaan [kembali]

· Siapkan alat dan bahan (ground, resistor, transistor).

· Letakkan alat dan bahan tersebut sesuai dengan materi.

· Hubungkan komponen-komponen tersebut sehingga tersusun menjadi rangkaian.

5. Rangkaian [kembali]

Rangkaian Gambar 6.49 dan 6.50

Rangkaian Gambar 6.52

Rangkaian Gambar 6.53

6. Video [kembali]

Rangkaian 6.49 dan 6.50

Rangkaian 6.52

Rangkaian 6.53

7. Kumpulan Soal [kembali]

Problem 23

Rancang jaringan self-bias menggunakan transistor JFET dengan Idss = 8 mA dan Vp = - 6 V agar memiliki Q-point pada Idq = 4 mA menggunakan supply 14 V. Asumsikan Rd = 3Rs dan gunakan nilai standar.

Solusi :

Problem 24

Rancang jaringan bias pembagi tegangan menggunakan MOSFET tipe deplesi dengan IDSS 10 mA dan VP 4 V untuk memiliki titik-Q pada IDQ 2,5 mA menggunakan suplai 24 V.Selain itu, atur VG 4 V dan gunakan RD 2.5 RS dengan R1 22 M. Gunakan nilai standar.

Solusi :