2. Alat dan Bahan
[Kembali]
a. Panel DL2203D
b. Panel DL2203S
c. Panael DL2203C
 |
| Module D'Lorenzo |
 |
| Jumper |
e. IC 74LS112 (JK filp flop)
f. Switch (SW-SPDT)
Gambar 7. Switch
g. Power Supply
h. Logicprobe atau LED
Gambar 8. Logic Probe
3. Rangkaian [Kembali]
4. Prinsip Kerja [Kembali]
Pada percobaan digunakan 4 buah IC 74LS112, dimana setiap J dan K dari JK flip-flop tersebut berlogika 1. JK flip flop pertama dihubungkan pada logicstate sebagai pengganti clock untuk mempermudah perubahan setiap output. input CLK JK flip flop selanjutnya dihubungkan ke output JK flip flop sebelumnya. Pada IC 74LS112, perubahan clock adalah fall time, dimana output akan berubah saat clock berubah dari 1 ke 0. Pada kondisi awal, setiap output JK flip flop berlogika 0, saat clock berubah dari 1 ke 0, output pada JK flipflop pertama akan berubah. Saat output JK flipflop pertama berubah dari 1 ke 0, maka output JK flipflop kedua akan berubah, begitu seterusnya. Sehingga output yang dihubungkan pada logicprobe akan terus berubah bergiliran dari 0000 menuju 1111.
5. Video Percobaan [Kembali]
6. Analisis [Kembali]
1. Analisa output percobaan berdasarkan ic yang digunakan?
Jawab:
Pada percobaan 1, IC yang digunakan adalah 74LS112, dimana IC tersebut adalah JK flipflop dan digunakan sebanyak 4 buah. CLK IC pertama dihubungkan clock dan CLK 3 lainnya dihubungkan ke output IC sebelumnya. Untuk J dan K berlogika 1, sehingga ketika diberi clock output akan berkondisi toggle. Pada IC 74LS112, clock berjenis fall time, dimana output akan berubah saat terjadi perubahan 1 ke 0. Karena CLK dihubungkan ke output Q JK flipflop sebelumnya, maka output JK flipflop selanjutnya akan berubah secara bergiliran dan akan menghitung dari nilai desimal terkecil (0) hingga nilai maksimalnya (2^4 - 1 = 15). Perhitungan ini berubah berurutan dari 0 - 15.
2. Analisa sinyal output yang dikeluarkan jk flipflop kedua dan ketiga?
Jawab:
CLK JK flipflop kedua dihubungkan dengan output JK flipflop pertama dan CLK JK flipflop ketiga dihubungkan dengan output JK flipflop kedua. Pada IC 74LS112 perubahan output saat fall time clock. Ketika output JK flipflop pertama berubah dari 1 ke 0, output JK flipflop kedua akan berubah. Ketika output JK flipflop kedua berubah dari 1 ke 0, output JK flipflop ketiga akan berubah, begitu seterusnya hingga JK flipflop terakhir. Output JK flipflop kedua dan ketiga akan terus berubah ketika output JK flipflop sebelumnya berubah dari 1 ke 0.
7. Download [Kembali]
Tidak ada komentar:
Posting Komentar